Hardware

Hot Chips 25에서 발표한 IBM Power 8

crazyits 2013. 8. 29. 18:08
반응형

원본 글은 다음과 같습니다. http://pc.watch.impress.co.jp/docs/news/event/20130828_613010.html 

 

IBM은 20년 이상 Power 아키텍처의 고성능 프로세서를 개발하였습니다.

2009년 Hot Chips 21에서 45nm, 8코어, 코어당 4 스레드, 32MB를 가지는 Power 7을 발표하였고

2012 Hot Chips 24에서 32nm, 8코어, 코어당 4 스레드, 80MB를 가지는 Power 7+ 프로세서를 발표하였습니다.

 

이번에 발표하는 Power 8은 22nm로 제조 공정을 미세화하고 내장된 CPU 코어를 12개로 늘렸습니다.

동시 실행 가능한 스레드는 코어당 8개로 늘어 총 Power 8 프로세서에서는 96개의 스레드가 되어 이전에 비하여 약 3배로 증가하였습니다.

IBM이 지난 몇 년에 발표 한 Power 프로세서와 "Power8"의 개요 Power8의 주요 성과, Power7 +를 기준으로 한 ​​상대 값

 

캐시는 L2 캐시가 CPU 코어당 512KB, L3 캐시가 96MB. 2차 캐시는 Power 7+ 대비 2배가 증가하였습니다.

스레드 수는 2배로 증가하였으며, 1차 데이터 캐시가 64KB에서 두 배로, 2차 캐시에서 1차 캐시를 연결하는 버스폭이 64바이트로 두배가 되었습니다.

Power8의 주요 사양 및 실리콘 다이 사진 Power7 +의 주요 사양 및 실리콘 다이 사진 (2012 년 8 월에 개최 된 Hot Chips 24의 강연 슬라이드에서) Power8의 CPU 코어

 

메모리 서브 시스템의 가장 큰 차이점은 외부 캐시 칩을 통해 기본 메모리의 DRAM과 연결하는 것이다. Power 7/7+ 에서는 메모리 컨트롤러를 내장하고 있어 외부 캐시는 준비되어 있지 않다. 이에 비해 Power 8 메모리 하위 시스템은 16MB의 캐시를 내장하는 칩 “Centaur Memory Buffer” 이 프로세서에 직결된다. 1개의 프로세서에 8개의 Centaur Memory Buffer 칩을 직결 할 수 있으므로, 외부 캐시의 최대 용량은 128MB이다.

Centaur Memory Buffer 칩은 캐시라기보다 그 명칭에서 알 수 있듯이 실제 역할은 버퍼에 가깝다. DDR 컨트롤러를  4채널 내장하고 있으며, 총 32채널의 DRAM 인터페이스를 구성한다. 소켓 당 DRAM용량은 1TB나 된다.

Power8 외부 메모리 아키텍처.외부 캐시를 겸할 메모리 버퍼 겸 메모리 컨트롤러 "Centaur Memory Buffer"를 통해 DRAM 칩 어레이와 연결Centaur Memory Buffer의 개요와 실리콘 다이 사진.16MB의 캐시와 4 채널 DDR 메모리 컨트롤러를 내장

 

IBM의 Power 8은 22nm SOI CMOS로 제작이 되며 실리콘 다이의 면적은 650 평방mm 이다.

반응형